Komut ardışık dizilimi, modern mikroişlemcilerin, mikrodenetleyicilerin ve CPU'ların tasarımında komut verimini (bir birim zamanda yürütülebilen talimat sayısı) artırmak için kullanılan bir tekniktir.
Ana fikir, bir CPU talimatının işlenmesini, talimat mikro kodu tarafından tanımlandığı gibi, her adımın sonunda depolama ile bir dizi bağımsız mikro işlem adımına ("mikro talimatlar", "mikro işlem" veya "µop" olarak da adlandırılır) bölmektir ("bölme" olarak adlandırılır). Bu, CPU'ların kontrol mantığının talimatları en yavaş adımın işlem hızında işlemesine olanak tanır, bu da talimatı tek bir adım olarak işlemek için gereken süreden çok daha hızlıdır.
Boru hattı terimi, her adımın tek bir mikro talimat taşıdığı (bir damla su gibi) ve her adımın başka bir adıma bağlı olduğu (analoji; su borularına benzer) gerçeğini ifade eder.
Modern CPU'ların çoğu bir saat tarafından çalıştırılır. CPU dahili olarak mantık ve bellekten (flip floplar) oluşur. Saat sinyali geldiğinde, flip floplar yeni değerlerini kaydeder ve ardından mantık flip flopların yeni değerlerini çözmek için bir süreye ihtiyaç duyar. Sonra bir sonraki saat darbesi gelir ve flip floplar başka bir değer depolar ve bu böyle devam eder. Mantığı daha küçük parçalara bölerek ve mantık parçaları arasına flip floplar yerleştirerek, mantığın ihtiyaç duyduğu zaman (bu değerlere bağlı olarak geçerli çıkışlar üretene kadar değerlerin kodunu çözmek için) azaltılır. Bu şekilde saat periyodu azaltılabilir.
Örneğin, RISC boru hattı aşağıdaki gibi her aşama arasında bir dizi flip flop ile beş aşamaya ayrılmıştır:
- Talimat getirme
- Komut kod çözme ve yazmaç getirme
- Yürütmek
- Bellek erişimi
- Kayıt geri yazma
Pipelining'li işlemciler, ayrı mikro talimatlar üzerinde yarı bağımsız olarak çalışabilen dahili aşamalardan (modüllerden) oluşur. Her aşama flip floplarla bir sonraki aşamaya bağlanır ("zincir" gibi), böylece aşamanın çıkışı, talimatları işleme işi bitene kadar başka bir aşamaya girdi olur. İşlemci iç modüllerinin bu şekilde düzenlenmesi, talimatın toplam işlem süresini azaltır.
Boru hattı olmayan bir mimari verimli değildir çünkü komut döngüsü sırasında başka bir modül aktifken bazı CPU modülleri boşta kalır. Pipelining, pipelined bir CPU'da boşta kalma süresini tamamen ortadan kaldırmaz, ancak CPU modüllerinin paralel çalışmasını sağlamak komut verimini artırır.
Bir komut ardışık düzeninin, her saat döngüsünde yeni bir komut kabul edebiliyorsa tam ardışık düzene sahip olduğu söylenir. Tam olarak ardışık dizili olmayan bir ardışık dizide, ardışık dizinin ilerlemesini geciktiren bekleme döngüleri vardır.



